INVESTOR RELATIONS CENTER

Infineon Technologies AG

News Detail

Pressemitteilung vom 29.09.2003

Infineon auf der ESSDERC 2003 - Technische Vorträge von Infineon zeigen herausragende Präsenz in der Vorfeldentwicklung hochkomplexer Bauelemente
Lissabon, Portugal – 29. September 2003 – Die diesjährige ESSDERC-Konferenz fand vom 16. bis 18. September in Lissabon, Portugal statt. Sie ist das jährliche europäische Forum zu neuesten Entwicklungen bei mikro- und nanoelektronischen Bauelementen. Die Themenfelder umfassten in diesem Jahr insbesondere neuartige und skalierte CMOS-Bauelemente, high-k, RF-CMOS, nichtflüchtige Speicher, Leistungsbauelemente und (Bio)-Sensoren.

Infineon war auf der ESSDERC neben einem eingeladenen Plenarvortrag über neue nichtflüchtige Speicher-Technologien mit mehreren wissenschaftlichen Vorträgen vertreten. Darüber hinaus hat die ESSDERC den “Best Paper Award“ des vergangenen Jahres an Infineon für den Vortrag “Passive DNA Sensor with Gold Electrodes fabricated in a CMOS Backend Process“ vergeben.

Die Titel und kurze Zusammenfassungen einiger Vorträge von Infineon sind im Folgenden aufgeführt:

Drain leakage mechanisms in fully depleted SOI devices with undoped channel



Infineon präsentierte Untersuchungsergebnisse des Sperrverhaltens von “fully depleted“ SOI (Silicon On Isolator)-Bauelementen mit undotiertem Kanal. Diese Bauelemente weisen im Vergleich zum herkömmlichen Bulk-Transistor höhere On-Ströme auf, sind allerdings auch empfindlicher gegenüber Leckströmen. Die Untersuchungen zeigten, dass die erhöhten Leckströme im Rahmen von Energie-Balance-Simulationen auf Tunnel(Band-zu-Band)- und Stossionisations-Effekte zurückgeführt werden können und durch geeignetes Transistordesign unterdrückt werden.

Characterization of ultra-thin SOI transistors down to the 20nm gate length regime with Scanning Spreading Resistance Microscopy (SSRM)



Scanning Spreading Resistance Microscopy (SSRM) ist eine AFM (Atomic Force Microscope)-basierte Methode, die durch Messung des Stroms durch den Transistorquerschnitt eine Abbildung des Streuwiderstandes und damit Informationen über das zweidimensionale Dotierstoffprofil liefert. Dies ermöglicht qualitative Messungen der effektiven Gate-Länge. Die vorgestellten SSRM-Messungen zeigen eine sehr gute Übereinstimmung mit TEM-Aufnahmen (bzgl. der Transistorgeometrie) und der elektrischen Charakterisierung der Bauelemente. Das räumliche Auflösungsvermögungen von SSRM ist besser als 3 nm und erfüllt damit die Anforderungen der ITRS bzgl. der 2D-Dotierstoffprofil-Analyse.

Retention time of novel charge trapping memories using Al2O3 dielectrics



Neuartige nichtflüchtige Speicher basierend auf Ladungseinfang in Aluminiumoxid, hergestellt mit “atomic layer deposition“, wurden anhand von Teststrukturen vorgestellt, an denen die wesentlichen Effekte experimentell nachgewiesen werden konnten. Im Unterschied zu den bekannten mit Fowler-Nordheim programmierbaren Oxid-Nitrid-Oxid-Speichern wurden in diesem Forschungsprojekt Aluminiumoxidschichten als Speicherdielektrikum bzw. als Gatedielektrikum verwendet. Auf diese Weise werden um mindestens 20 Prozent geringere äquivalente Oxiddicken als bisher bei Oxid-Nitrid-Oxid-Speichern üblich erreicht. Zudem erlaubt dieser Speichertyp neue Designmöglichkeiten in Bezug auf Haltezeit und Löscheffizienz.

Technology aspects of a CMOS neuro-sensor: backend process and packaging



In diesem Paper sind die technologischen Aspekte des Infineon Neuro-Chips näher beschrieben. Ein um ein “high-k“ erweiterter CMOS-Prozess mit einer sehr empfindlichen Sensoranordung ermöglichte die Messung der extrazellularen Signale von Nervenzellen im Bereich einiger 100 µV. Mit Hilfe eines bio-kompatiblen Dielektrikums werden die biologischen Signale in eine CMOS-Schaltung unterhalb des Sensors gekoppelt. Der Transducer besteht aus einer Mehrlagenanordnung von TiO2- und ZrO2-Schichten und wurde ins Backend einer 0,5-µm-CMOS-Technologie integriert. Die Kultivierung von lebenden Nervenzellen erfolgte in einem speziellen Gehäuse oberhalb des Sensorchips.

A practical method to extract the thermal resistance for heterojunction bipolar transistors



Ein Verfahren zur Messung der Selbsterwärmung von modernen Heterojunction-Bipolartransistoren (HBTs) wurde präsentiert. Im Gegensatz zu den meisten anderen Methoden ermöglicht es die einfache Untersuchung sehr vieler verschiedener Transistoren und kann daher leicht für automatische Messungen in der Produktion eingesetzt werden. Ein weiterer Vorzug ist, dass der Emitterwiderstand ebenfalls abgeschätzt wird. Das Verfahren wurde bereits erfolgreich bei SiGe- und GaAs-HBTs eingesetzt.
Zurück
Diese Inhalte werden Ihnen präsentiert von der .